数字系统与微处理器(普通高等教育十三五规划教材) mobi 下载 网盘 caj lrf pdf txt 阿里云

本书以基于硬件编程语言的数字系统设计和微处理器软核设计为主线，全书内容分为两大部分：数字系统和微处理器。数字系统部分主要是基于Verilog HDL硬件描述语言的数字电路设计相关内容；微处理器部分主要涉及微处理器的体系结构和两种基于FPGA的微处理器软核的设计和应用。本书突出介绍基于FPGA的数字系统与微处理器软核的SoPC设计方法与技术，并建立起数字系统与微处理器的桥梁。本书涉及众多实际工程中设计和实践中的实例，结合了FPGA技术的新发展及设计中的具体问题，适用于学习 数字系统设计课程的高年级本科生和研究生，以及想通过实例学习Verilog并对微处理器软核设计感兴趣的专业工程师。

第1章 数字设计基础

1.1 数字设计简介

1.1.1 模拟系统和数字系统

1.1.2 微处理器与微控制器

1.1.3 可编程逻辑器件

1.1.4 集成电路与片上系统

1.1.5 SOPC系统

1.2 数制和编码

1.2.1 十进制和非十进制

1.2.2 二进制数字系统

1.2.3 BCD码

1.2.4 ASCII码

1.2.5 格雷码

1.2.6 数据编码

1.3 数字电路

1.3.1 基本逻辑门电路

1.3.2 组合逻辑电路

1.3.3 组合逻辑电路中的竞争冒险现象

1.3.4 时序逻辑电路

1.3.5 CMOS逻辑

1.4 数字系统的设计方法及流程

1.4.1 层次化设计流程

1.4.2 层次化设计的优缺点

1.5 思考题

第2章 硬件描述语言

2.1 硬件描述语言简介

2.2 verilog HDL基本程序结构

2.2.1 模块

2.2.2 模块实例引用

2.3 Verilog HDL语言基础

2.3.1 标识符

2.3.2 常量

2.3.3 变量及数据类型

2.3.4 运算符和表达式

2.3.5 过程结构

2.3.6 控制结构

2.3.7 语句块

2.4 系统的描述方法

2.4.1 结构级描述

2.4.2 行为级描述

2.5 设计综合与验证

2.5.1 设计综合

2.5.2 设计仿真验证

2.6 思考题

第3章 组合逻辑设计

3.1 用Verilog HDL实现基本逻辑门电路

3.2 用Verilog HDL实现组合逻辑

3.2.1 编码器

3.2.2 译码器

3.2.3 多路选择器

潘曦，女，主要研究领域有目标探测理论与数字***处理方法、多体制目标探测方法及系统实现、弱***探测和捕获、FPGA，嵌入式系统及片上可编程系统设计。作为负责人承担总装基金项目等6项，作为主要研究人员参加总装重点基金、总装预研、 自然科学基金等项目多项。以 作者和通信作者在 核心期刊和 会议上发表学术论文14篇，申请和授权专利7项。作为主讲教师，连续多年讲授研究生学位课程《瞬态信息处理》和本科生课程《微机原理及应用》《***与系统》等。

暂无出版社相关信息，正在全力查找中！

暂无相关书籍摘录，正在全力查找中！

在线阅读地址：数字系统与微处理器(普通高等教育十三五规划教材)在线阅读

在线听书地址：数字系统与微处理器(普通高等教育十三五规划教材)在线收听

在线购买地址：数字系统与微处理器(普通高等教育十三五规划教材)在线购买

暂无原文赏析，正在全力查找中！

暂无其它内容！